任何高密度VoIP平台的关键需求之一，是它必须在低功耗和有限使用面积下，尽可能提供最多的通道。对于通道数目超过1,000个的电信等级产品，其核心基本建构方块会为DSP引擎执行PCM或LBR语音编码，这些晶片也是机柜内重复性最高的零件。

除此之外，由于每颗元件必须同时处理数百个语音编码通道，使得用于存放资料和程式记忆体需求就变得极为庞大，平均每颗元件高达24～50MBits，使得记忆体成为占用硅晶粒面积的主要零件。如果一个高密度平台拥有高达50～100颗这类元件，对其记忆体配置方式和架构有所改善，则整体解决方案就会获得非常可观的回报。


以DSP模组为基础才能得到最高效能

VoIP处理器的发展最好是以DSP模组为基础，这样才会得到最高效能。典型的模组包含中央处理器核心、记忆体系统组件以及DMA系统介面，其中记忆体系统组件可能是记忆体和快取控制器；由于核心通常会提供多种记忆体组态供设计人员选择，因此记忆体架构将对VoIP系统造成重大影响。传统上，DSP核心的MHz效能改善速度会远超过记忆体速度，绝大多数的半导体制造商则会利用同样制程技术提供多种类型的记忆位元晶胞(memory bitcells)，例如厂商会提供高密度记忆位元晶胞，它们的泄漏功耗(leakage power)较小，但必须在较低速度下工作，高速记忆位元晶胞的工作速度则能达到或超过处理器时脉频率。此外，记忆体设计人员也试图发展非常好的化的记忆体架构，让记忆体速度能跟上中央处理器的工作速度，图1即是Harvard架构所实作的单阶层和两阶层记忆体系统。

规划新处理器时，选择单阶层或两阶层记忆体系统是很重要的技术取舍，对于特定不同的应用，这些架构必须在面积、功耗和效能取得非常好的平衡。根据前面讨论结果，要支援所需的通道密度，记忆体架构可采用3种实作方式，其中2种架构属于单阶层记忆体系统，一种采用快速的记忆位元晶胞，另一种则采用速度较慢而密度较高的记忆位元晶胞；设计人员可以选择两阶层记忆体系统，选择第一层快速记忆体，或是第二层高密度记忆体来达到与第一层相同的总记忆体容量。

不同方法会对系统造成不同影响，这并不令人意外。首先是功耗的问题，图2是前述3种方法的功耗特性，包括两种单阶层记忆体系统和一种两阶层记忆体系统，图2所示的功耗主要是处理器存取功耗和漏电功耗，DMA存取功耗则是资料从第二层记忆体移到第一层记忆体(假设未使用快取)的功耗需求。若以HD语音系统的假设为基础，图2就证明在这种制程设计条件下，两阶层记忆体架构通常是较好的解决方案。

如前所述，若元件必须内建24～50MBits记忆体，那么绝大多数的硅晶粒面积都会被这些记忆体占用；在这种情形下，未来记忆体架构的使用面积也会成为另一项重要的晶片层级影响因素，图3即是单阶层和两阶层记忆体系统对于面积的影响。

若整个记忆体都是由快速记忆位元晶胞组成，面积和功耗都会受到冲击，如果整个记忆体只包含高密度记忆晶胞，那么受影响的就是速度；因此若能以非常好的方式把快速和高密度记忆体结合至两阶层记忆体系统，系统架构即可提供非常好的的功耗、面积和效能。根据这个范例，我们能得到以下结论：两阶层记忆体系统为VoIP处理器提供非常好的效能，同时带来以下优点：

．使用庞大的第二层记忆体(L2)，并采用高密度而低泄漏功耗的记忆晶胞，即可减少整体的晶粒面积和功耗。

．使用少量的第一层记忆体(L1)，并采用高速、但密度较低的记忆晶胞，即可支援更高处理器速度，并做为速度较慢的L2记忆体的缓冲区。

．在L1中结合快取和映射记忆体(mapped memory)，即可将攸关运算效能的关键程式码储存在L1映射记忆体，同时透过快取记忆体来利用「本地参照」(locality of reference)特性；另一种方法则是利用本地DMA系统，在L1和L2记忆体之间切换资料页(page data)。

．使用适当的第一层程式和资料快取，即可让全系统的泄漏功耗、操作功耗(active power)、面积和效能非常好的化。

从以上讨论可发现，只要结合中央处理器、L1程式记忆体、L1资料记忆体和L2记忆体系统，即可提供非常好的设计支援VoIP应用。我们现在将讨论多核心DSP处理器的系统层面问题，这类元件是目前市场上的主流架构，而且原因非常简单，假设每个PCM语音通道需要同样的MHz效能，那么在乘加器(MAC)数目不变的情形下，若要将通道密度加倍，就需要两倍的MHz效能；虽然OEM厂商通常可在12～18个月内将VoIP系统速度加倍，DSP速度却无法在同样时间内加倍。为了克服这个时间落差，厂商会试图将多颗DSP核心整合至单颗晶粒，这种方法的困难在于：如何在我们前面提到的各种记忆体架构中，以非常好的方式来分割系统功能。 程式码通常是由多颗DSP共享，因此最好由L2记忆体系统提供共享程式记忆体(shared program memory)；虽然程式记忆体是在L2共享，每个核心仍拥有专属而高速的第一层程式(Level 1 Program; LIP)记忆体。LIP可由快取和SRAM组成，SRAM负责储存攸关运算效能的程式码，留下L1快取很有效率地利用「本地参照」特性，这会让常用程式码储存在LIP快取记忆体，不必从共享的L2记忆体撷取；透过这种方式，LIP和共享L2记忆体之间的汇流排频宽将只用于程式码传输，不会受到资料传输或周边传输的中断。

L1P和L1D记忆体控制器都能存取本地L2记忆体，但要获得更高效率，最好是将整个本地L2记忆体都用来储存个别通道的资料、堆叠或其它，确保LID和L2之间的汇流排频宽都用于资料传输，不会受到程式传输或周边传输的中断。

内部与外部记忆体组合也是重要因素

到目前为止，我们在这些分析中只考虑内部记忆体，但对VoIP处理器而言，选择正确的内部和外部记忆体组合也是重要的架构考虑因素。内部记忆体的某些重要考量包括：

．晶粒面积

．功耗

．通道密度目标

．SRAM、DRAM和资料非挥发型记忆体(NV memory)的比较

．MHz和记忆体间的平衡

在许多VoIP系统中，记忆体大小都是由通道密度目标所决定，DSP供应商通常会让每颗DSP支援DS3密度的整数倍，因此只要设计目标高于这个DS3整数倍，就表示记忆体容量必须增加；但由于制程技术每进步一个世代(process nodes)，记忆位元晶胞体积的缩小幅度都超过50%，因此面对记忆体容量的增加，占用的有效面积也会随之增加。能整合至晶片的记忆体种类并不多，最常见包括SRAM和DRAM，我们对此并没有太多选择；如果记忆体的读取频率远超过写入次数，那么资料非挥发型记忆体也很受到欢迎，例如快闪记忆体、铁电记忆体(Ferro-electric)和ROM。

相较于内部记忆体，外部记忆体的重要考量包括：

．功耗

．可用频宽vs.需求

．外部记忆体的种类

．I/O电压

．DMA架构的负担(infrastructure loading)

．记忆体成本和面积

绝大多数VoIP系统都支援外部记忆体，原因有几个，例如我们虽能利用内部记忆体来达成MHz和记忆体的良好平衡，但外部记忆体却提供未来扩充性；新功能或是语音编码解码器(voice codec)能由外部记忆体来支援晶片已有的内建功能。

对于使用外部记忆体的VoIP系统，每个Mb频宽的功耗也是重要考量；由于VoIP系统的效能指标包括mW/通道，故在选择外部记忆体时，应确保整体解决方案的通道功耗不会受到太大影响。成本和面积也是高密度VoIP电路板设计的重要考量，虽然SDRAM是很受欢迎的选择，但DDR SDRAM正获得越来越多支持，未来有可能取代SDRAM成为这类应用的记忆体选择。图4是SDRAM和DDR的功耗比较，频宽利用率增加，记忆体功耗就会降低；图4虽然是以资料读取为例，但资料写入以及读写混合都会呈现同样的趋势(读写混合会影响可用频宽，因为必须考虑汇流排的turnaround延迟时间)。从图4中可以看出，在所有接受比较的记忆体当中，每个Mb功耗以1.8V时的DDR-II最低。

在这些高密度VoIP引擎中，记忆体确实会占用可观的晶片面积，而且在未来数个产品更新周期内，这个趋势还可能继续。我们已经看到数种方法可以加强记忆体的功能分割和架构，系统设计人员也正在对它们进行评估，他们努力绝不会白费，因为如同我们在文中所介绍，正确的架构非常好的化终将为整体解决方案带来可观回报。

转载地址:http://www.voipchina.cn/technology/2004-03-24/36530.shtml